当前，以整车E/E架构变化为底层逻辑，以软件定义汽车为解决方案，以汽车智能化为主要特征的变革，在快速重塑汽车的产品形态以及产业生态。自动驾驶作为汽车智能化重要场景之一，随着人工智能技术的落地应用，算力需求呈现出爆炸式增长的态势，而自动驾驶芯片，无疑成为上述需求的最重要的载体。
在产品趋势方面，自动驾驶芯片在集成度、效率、成本、易用性等四个方面，具有一定独特性：
第一，整车E/E架构集中式发展，计算不断向着中央计算单元集中，而高的集成度意味着单颗芯片内集成更多类型的计算单元，通常一颗自动驾驶芯片需要承载操作系统、中间件框架、功能应用、核心算法、通信诊断等一系列软件栈的部署，意味着主芯片除了需要集成强大的ARM通用计算单元和AI加速单元外，对于图像的预处理加速单元，视频的编解码单元、甚至加解密等都有相应需求；而自动驾驶功能的复杂化和集中部署也必然导致外部接口的多样化，自动驾驶芯片还应具备丰富的外部接口，满足多样传感器、车身信号、以及域内外通信的需求；
第二，自动驾驶功能等级的提升和使用场景的扩展，将无疑对芯片的算力提出更高的要求，而车载的环境约束着自动驾驶芯片不能只关注算力而忽视功耗，因此，未来自动驾驶芯片的效率仍然会是衡量一颗芯片的核心指标。所谓效率，核心概念是实际可用算力与功耗的比值。自动驾驶芯片厂商将通过架构设计优化和制程工艺提升，在功耗可控的前提下，将自动驾驶芯片产品的算力尤其是AI算力，提升至百Tops以上，满足未来市场对于大算力，尤其是整车产品算力预留的需求。
第三，更高的集成度，和更大的算力，意味着芯片设计复杂度的倍增，以及芯片制程工艺的不断更迭。在当前大部分厂商芯片处在架构设计升级频繁，AI等计算单元等未标准化的阶段，摩尔定律在这个阶段暂不适用，预期自动驾驶芯片的成本仍然处于快速上升的阶段。
第四，传统的芯片-Tie1-主机厂这种链式供应模式已经重构，主机厂话语权提升、芯片厂商参与度增加的背景下，芯片的易用性成为选型的关键因素。芯片的易用性的核心是围绕芯片的软件生态建设，包括参考算法、工具链、基础软件和中间件、上层参考应用、云端自动驾驶平台。芯片厂商将不断通过完善上述软件栈，构筑自动驾驶芯片的软件生态，提升芯片易用性的同时，增加芯片产品的粘性。
主要用于自动驾驶AI算法的芯片：
(1)、NVIDIA Orin：采用7nm工艺，单颗算力254TOPS，功耗仅为45W左右，最大持16路图像输入，支持1000Mbps和10Gbps的以太网通讯，支持CAN、GPIO、ADC、DAC等多种接口，支持高精度时间同步，配置ASIL-D安全等级的功能安全核。能够覆盖从 L2 级到 L5 级完全自动驾驶汽车开发的兼容架构平台，可通过开放的 CUDA、TensorRT API 及各类库进行编程，方便开发者跨平台移植和应用。由170亿个晶体管组成，集成了英伟达新一代 GPU架构和12核的Arm Hercules CPU内核以及全新深度学习和计算机视觉加速器。
2020年全球模拟芯片市场区域分布
资料来源：公开资料、参编单位提供
(2)、NVIDIA Atlan，将在2025年量产上车，单颗算力将达到1000TOPS。是一个大型数据中心服务器芯片，CPU使用了ARM针对服务器领域的Zeus架构，增加了Bluefield即DPU部分，增加了针对功能安全的安全岛设计，Atlan可能用了ARM V1提供的CXL小芯片，即内存扩展，以太网可轻易支持到100G。还是首款配备NVIDIA BlueField数据处理单元（DPU）的系统级芯片，可提供网络和存储服务。在SPECrate2017_int中估测的SPECint得分超过100，能够同时运行自动驾驶汽车、智能驾驶座舱和传统的车载信息娱乐应用。将集成NVIDIA BlueField®数据处理单元（DPU）。
Atlan芯片架构图
资料来源：公开资料
(3)、地平线 J5：领先量产上车的国产自动驾驶AI芯片，8核Arm Cortex，支持最高128TOPS等效算力，通过ISO26262 ASIL-B功能安全等级认证，丰富的外部接口可接入超过16路高清适配，双通道“即时”图像处理，还可接入激光雷达、毫米波雷达等多种传感器进行融合。面向L4高等级自动驾驶，低延迟CV引擎，具备业界最高的FPS（Frame Per Second）性能，同时保持最低功耗。支持预测规划以及H.265/JPEG实时编解码，基于最新的地平线BPU®贝叶斯架构设计，Pcle3.0高速信号接口，双路千兆实时以太网（TSN）为多传感同步融合提供硬件级支持（PTP），多路CAN-FD接口简化整车智能计算平台系统框架。
征程5芯片架构图
资料来源：参编单位提供
(4)、高通将推出Snapdragon Ride自动驾驶平台，采用模块化、可扩展的高性能异构多核CPU+高能效AI与计算机视觉引擎+GPU，提供安全系统级芯片、安全加速器、自动驾驶软件栈，面向L1/L2级ADAS提供30TOPS算力，面向L2级ADAS提供60-125TOPS算力，面向L4/L5自动驾驶提供700TOPS算力功耗130W。 搭载 Snapdragon Ride 的汽车将于 2024 年投入生产，提供良好的散热效率，拥有全新的开放、可扩展、模块化计算机视觉软件栈，支持先进驾驶辅助系统（ADAS）和自动驾驶（AD），该系统还支持功能安全/预期功能安全（SOTIF），支持从NCAP到L3-L4级别驾驶系统。
Snapdragon Ride架构图
资料来源：公开资料、参编单位提供
(5)、TI TDA4：包含2个A72核，三个双核R5F，一个C7，两个C66主频达到2GHz，支持2.5G以太网接口，4条PCIe接口等。TDA4芯片支持深度学习和实时图像处理，5-20W的功耗和性能效率便可以执行高性能ADAS操作，无需主动冷却，带有通用软件平台的有针对性的集成SoC能够降低系统复杂性和开发成本，单芯片支持接入4-6个三百万像素摄像头，提升车辆感知和环视处理能力。
资料来源：公开资料、参编单位提供
(6)、黑芝麻 A1000，已获得ASPICE CL2车规级软件认证、ISO 26262:2018 ASIL D功能安全流程认证、ISO26262功能安全产品ASIL B认证和AEC-Q100 可靠性认证，具备40-70TOPS的强大算力,小于8W的功耗及优越的算力利用率,工艺制程16nm，是目前能支持L3及以上级别自动驾驶的唯一国产芯片，单颗A1000L芯片适用于ADAS辅助驾驶,单颗A1000芯片适用于L2+自动驾驶,双A1000芯片互联可达140TOPS算力,支持L3等级自动驾驶,四颗A1000芯片则可以支持L4甚至以上的自动驾驶需求，把高质量图像传感、高精度图像视频压缩编码、高性能计算机视觉处理、高准确度深度学习及人工智能四项核心技术和高效的运算有机地结合在一起，SOC 具备应用可扩展性、多传感器支持、高算力、高能效比、满足汽车功能安全以及高性价比等核心优势。两大核心技术——DynamAI NN 引擎架构和 NeuralIQ ISP 技术。
A1000架构图
资料来源：公开资料、参编单位提供
综上，自动驾驶芯片处于快速的变革期，市场充满了机遇和挑战，在传统车载芯片供应商之外，跨界巨头、国产芯片厂商、主机厂纷纷入场，激烈的竞争将带来更多优秀的产品供市场选择，在快速变迁中，产品形态远未达到标准化，各方在努力提升芯片集成度、算力、效率的同时，不断构筑芯片的软件生态，在这个过程中，也推动了产业生态和分工的变革。
面向E/E架构的不断升级、整合的技术趋势，中央控制器芯片技术则率先发力，行业内已经逐步开展了研发工作。
中央控制器芯片往往需要满足整车控制功能、自动驾驶功能、网关功能、能源动力功能、座舱娱乐功能等多个领域的需求，同时功能安全、信息安全等设计要符合国际标准和相关等级要求。
中央控制器芯片需要具备充足的人工智能加速计算、通用逻辑、3D渲染、实时控制、影音功能等计算资源和丰富的IO接口。目前，市面上已经发布的芯片方案，最高能实现千级TOPS人工智能算力、几百KDMIPS的ARM算力、几百GFLOPS 3D渲染算力和高带宽高速以太网。在功能安全方面已经可以支持ISO 26262定义的ASIL-D级别；在信息安全方面具备HSM独立模块，支持多种加密算法。
在生态合作方面，中央计算芯片的角色更向前端靠近，打破了传统的供应商层级关系，形成了“主机厂-Tier 1-芯片厂商”的生态圈，主机厂逐步开展与芯片厂商的需求对接，主机厂和Tier 1共同向着“Tier0.5”迈进。
随着国产芯片的成熟和崛起，在中央控制芯片领域已经具备一定的技术储备和研发基础，很多中国芯片产品家族中已经规划了中央控制芯片，各厂商的目标大约在2025年之前推出全新的中央控制芯片。
随着整车架构的演化和芯片能力的提升，面向整车需求的中央计算平台也逐步问世。
中央计算平台完全打破了不同域之间的界限，使得原本分布在不同域控制器中的智能座舱、自动驾驶、整车控制等功能全部集中在中央计算平台上来。这将极大地提高计算效率、丰富功能体验、提升产品安全，未来全车只需要2~3个中央计算平台，就能满足多个域控制器的需求。
中央计算平台产品使用了面向服务的软件架构（SOA），符合AUTOSAR标准的基础软件，并针对各个域的功能设计实施了专用的中间件（Mid Ware），实现应用层和硬件的解耦，多个软件开发方可以灵活地在中央计算平台上协作开发。中央计算平台内部软件部署一般来讲，按照智能座舱、自动驾驶、车身控制器、网络通信等若干个模块进行部署，通过虚拟化硬件资源技术打通片间资源分配和高速通信，从原子服务层级实现跨域功能联动、用户自定义功能配置，使得智能汽车更像一部智能手机。
中央计算平台所搭载的芯片数量和类型也趋于高度集成和简洁化的架构，这将降低硬件开发难度和软硬集成工作量。通常来讲中央计算平台的芯片搭载可以分为两个技术方向：
一是，异构芯片互补。如将专门实施高AI算力的芯片搭配强通用算力芯片，将主要占用AI计算资源的模块部署在高AI算力芯片上，将主要占用ARM、GPU等计算资源的模块部署在强通用算力芯片上，这使得在细分领域具备先进性的芯片产品充分发挥其优势。
二是，同构芯片叠加。芯片产品领域不乏综合产品力较强的角色，可以将AI芯片、ARM芯片、GPU芯片等常用计算资源高效整合在一款芯片中，通过领先的架构优势和夯实的研发基础开发一款可以满足各个软件需求的芯片。一般来讲，中央计算平台可以搭载2~4颗这样的同构芯片，通过软件调度不同芯片中对应的计算资源，这使得系统架构运行效率更高、集成开发测试工作难度降低。
同时，在影音处理能力、I/O丰富接口、大容量数据储存功能等方面也是中央计算平台所必须的能力。考虑到整车智能化水平的逐步提升、市场应用的广泛性逐渐打开、法律法规的日趋完善，对于产品的安全性、合规性要求越来越严格，数据资源在这其中扮演了重要的角色。一方面是基于数据驱动的整车智能化开发和升级，大数据平台帮助开发者提升优化软件、帮助消费者优化用车体验；另一方面，大数据平台联合车云智能化平台为消费者的人身财产安全提供保障。
另外，在安全性方面，无论选再怎样的芯片搭载方式，中央计算平台在功能安全和信息安全方面均需要从流程到产品都满足一定等级的要求。一般来讲，中央计算单元需要支持ISO 26262中定义的ASIL-D级别，并满足逐步发布的信息安全法规。更重要的是，中央计算平台要配合整车实现充分、安全的冗余备份机制，如主芯片、电源芯片、关键IO接口、周边负载等关键环节，均设有备份通路或功能降级应对机制，能够在系统发生故障后的一段时间内保障车辆及驾乘人员的安全。
这样来看，进入中央计算平台阶段的智能化道路上，要求其产品的设计具备前瞻性，对生态圈内的厂商提出了更高的全栈能力的要求，从而为市场提供颠覆性体验的智能汽车。
(1)、NXP S32G：包含4个A53核，3个双核锁步M7核，主要面向汽车网络的处理芯片。支持最新的服务型网关，并能实现快速的无线部署(OTA)新功能和先进的边缘到云端的分析，包含ARM M7内核用于实时处理，高性能A53核用于应用和服务，均支持锁步运行。此外还有专为汽车网络设计的加速单元包括以传统的CAN LIN加速器LLCE，以及以太网报文处理加速器PFE。S32G处理器同时提供ASIL D等级的MCU和MPU，以及针对网络通信的硬件加速器，S32G是全球首次将传统MCU与具备ASIL D功能安全的高性能MPU集成在一颗芯片上，S32G嵌入了高性能的硬件安全加速器以及由硬件安全引擎（HSE）支持的公共密钥基础设施（PKI），S32G处理器提供完整的ASIL D功能，包括锁步Arm Cortex-M7微控制器内核，以及锁步Arm Cortex-A53高性能内核组。
S32G架构图
资料来源：参编单位提供
(2)、 TI DRA821，核心是一个双核ARM Cortex A72集群，其处理能力足以执行所有非实时功能。四个集成的Cortex R5F与主处理器（A72集群）并行，负责执行实时功能。通过了第三方评估机构的功能安全认证，达到了最高的ASIL标准（汽车安全完整性等级）ASIL-D，DRA821包括各种高速I/O，如四口千兆TSN以太网交换机、PCIe和USB 3.0，以及传统的汽车外设，如CAN-FD和UART/LIN。DRA821集成了一系列的安全功能。
TI DRA821架构图
资料来源：参编单位提供
(3)、芯驰G9：包含高性能A55核，双核锁步R5核，G9支持多种外设接口，包括PCIe, USB3.0接口，同时具有丰富的以太网，CAN-FD和LIN等传输接口。并支持多种国密算法的安全启动。最高支持20路CAN-FD，16路LIN，2路千兆以太网，支持TSN，确保数据交换的高效进行；内置高性能HSM加速引擎，双内核异构设计，包含高性能Cortex-A55 CPU内核及双核锁步的高可靠Cortex-R5内核。G9基于芯驰第二代包处理引擎SDPEv2，在非常低的CPU占用率的情况下，可实现不同接口之间的高流量，低延迟的数据交换，G9还可连接外部网络，支持OTA在线升级，自动驾驶在线开启等功能，实现了车规可靠性认证、功能安全流程认证和功能安全产品认证，也是国内首家达成这一目标的芯片企业。
资料来源：参编单位提供
转自:中国汽车芯片产业创新联盟
评论0